반도체 소자 선택, 바이어스 클래스, 매칭 네트워크, 안정성, λ/4 변환기, 도허티 토폴로지, PCB 레이아웃까지. ISM 밴드 kW급 SSPA(Solid State Power Amplifier, 고체상태 전력증폭기) 설계 과정을 처음 접하는 사람의 눈높이에서 풀어낸 정리.
고출력 RF(Radio Frequency, 무선주파수) 신호를 만들어야 하는 응용은 의외로 흔하다. 산업용 마이크로파 가열, 플라즈마 발생, 의료·살균, 위성·방사선 가속, 통신 기지국까지 분야는 다양하지만 한 가지 공통된 요구가 있다. 출력이 커야 한다는 것이다. 1 kW(킬로와트)를 어떻게 만들 것인가가 늘 출발점이 된다.
전통적으로는 마그네트론(magnetron, 진공관식 마이크로파 발진기)이 이 자리를 차지했다. 전자레인지가 대표적이다. 가격이 싸고 출력이 크다는 장점이 있다. 그러나 마그네트론은 본질적으로 오실레이터(oscillator, 발진기)다. 외부에서 신호를 넣어 증폭하는 구조가 아니라 공진기에서 잡음을 키워 발진을 일으키는 방식이다. 그래서 출력 제어가 거칠고, 파워 조절 범위가 좁으며, 반사파에 약하다.
여기서 SSPA가 등장한다. 반도체 트랜지스터로 만든 RF 증폭기는 입력 신호를 그대로 키운다. 출력 파워를 부드럽게 조절할 수 있고, 다이나믹 레인지(dynamic range, 동작 전력 범위)가 넓고, 백파워(back power, 부하에서 되돌아오는 반사 전력)에 대한 보호 회로를 갖출 수 있다. 가열물의 온도가 올라가 임피던스가 흔들려도 SSPA는 살아남을 수 있다. 다만 단일 트랜지스터로 짜낼 수 있는 출력에는 한계가 있어, kW급은 여러 모듈을 합성(combining)해 만든다.
마그네트론을 "성냥불"이라 한다면, SSPA는 "디머가 달린 LED"에 가깝다. 성냥은 켜거나 끄는 데 가까운 동작이고, LED는 1%부터 100%까지 매끈하게 조절된다. 다만 LED 한 알로는 발열등의 광량을 못 내니, LED 어레이를 짜서 합치는 셈이다.
이 글은 2.45 GHz ISM(Industrial, Scientific and Medical, 산업·과학·의료) 밴드에서 동작하는 200~250 W급 단위 모듈을 4개 합쳐 1 kW를 만드는 설계를 전제로, RF 전공이 아닌 엔지니어가 알아두면 좋을 핵심 개념들을 차곡차곡 풀어낸다.
전력증폭기 설계를 처음 만나면 가장 먼저 부딪히는 단어가 "클래스(class) A냐 B냐"다. 무슨 뜻인지부터 정리한다. 클래스는 트랜지스터의 바이어스 포인트(bias point, 정지 동작점)를 어디에 잡는가의 문제다.
FET(Field-Effect Transistor, 전계효과 트랜지스터)의 IV 커브를 머릿속에 그려두자. 가로축은 VDS(드레인-소스 전압), 세로축은 ID(드레인 전류). 게이트 전압이 충분히 열려 있을 때 트랜지스터가 흘릴 수 있는 최대 전류를 IMAX라 하고, 신호가 없을 때 흐르는 전류를 IDQ(quiescent current, 정지 전류)라고 한다. 클래스 분류는 이 IDQ를 어디에 잡느냐의 게임이다.
| 클래스 | 바이어스(IDQ) | 전도각(conduction angle) | 이상 효율 | 선형성 |
|---|---|---|---|---|
| A | IMAX / 2 | 360° (전주기 도통) | 50% | 높음 |
| AB | A와 B 사이 | 180~360° | 50~78.5% | A에 가까울수록 높음 |
| B | 0 (켜지는 임계점) | 180° (반주기) | 78.5% | 중간 |
| C | 음의 영역 | 180° 미만 | ~100% 가능 | 낮음 (작은 입력에선 출력 없음) |
수도꼭지 비유가 쉽다. 클래스 A는 수도꼭지를 절반쯤 열어두고 손잡이로 양쪽으로 흔드는 것이다. 항상 물이 흘러 손잡이 동작이 그대로 출력으로 나간다(선형). 다만 흔들지 않는 동안에도 물이 절반씩 흐르니 낭비(효율 낮음)다. 클래스 B는 수도꼭지를 닫아두고, 손잡이를 한쪽으로 밀 때만 물이 나오게 한다. 안 쓸 땐 안 흐르니 효율은 좋지만, 손잡이가 음의 방향으로 갈 때는 물이 안 나온다(반주기만 출력). 클래스 C는 손잡이를 일정 크기 이상으로 밀어야 비로소 물이 나오기 시작한다. 매우 효율적이지만 작은 신호엔 응답하지 않는다.
두 가지가 한꺼번에 결정되기 때문이다. 효율과 선형성. 클래스 A는 신호가 잘리지 않는다(클리핑 없음). 그래서 입력 파형 모양 그대로 출력에 옮긴다. 대신 신호가 없을 때도 IMAX/2만큼 DC 전류를 계속 쓰니 효율이 50%를 못 넘는다. 클래스 B는 반주기 동안 트랜지스터가 꺼져 있다. 그동안 전류가 0이니 DC 전력 소모가 줄어 효율이 78.5%까지 올라간다. 다만 출력 파형의 절반이 잘려 나간다. 이 잘린 파형을 다시 합쳐 사인파로 복원하는 일이 필요해진다.
실제로 통신용 앰프는 대체로 AB 근방에 놓는다. 고출력 ISM 앰프는 효율을 위해 B 근처, 혹은 B와 C 사이에 놓는 경우가 많다. 이 글에서 다루는 250 W LDMOS 데이터시트도 IDQ가 100 mA 수준으로, 클래스 B에 가까운 동작점을 권장하고 있다.
한 가지 잘못 생각하기 쉬운 지점이 있다. 클래스 B에서 "전류의 절반이 사라진다"는 말은 전류가 음수가 된다는 뜻이 아니다. 전류는 0 이하로 내려갈 수 없다. 반주기 동안 트랜지스터가 꺼져 전류가 흐르지 않을 뿐이다. 위상이 반대로 가는 것과 절댓값이 음수가 되는 것은 다른 이야기다.
2~5 GHz 대역에서 수백 와트 출력을 내려는 사람 앞에는 두 갈래 길이 있다. LDMOS(Laterally Diffused Metal Oxide Semiconductor, 측면 확산형 금속산화막 반도체)와 GaN(Gallium Nitride, 질화갈륨) HEMT(High Electron Mobility Transistor, 고전자이동도 트랜지스터)이다.
LDMOS는 실리콘 기반 사족반도체로, 게이트 전압이 양(+)의 영역에서 동작한다. 일반적인 N채널 MOSFET처럼 게이트를 켜야 채널이 열리고 전류가 흐른다. 게이트 전원이 먼저 꺼져도 채널이 닫히는 방향이라 소자가 죽지 않는다. 이 "안전 모드"가 LDMOS의 가장 큰 장점이다.
2.45 GHz 대역에서 단일 LDMOS 소자는 250~300 W급 출력이 가능하다. 효율은 67% 안팎으로 GaN보다 6%p 정도 낮지만, 이미 고효율 영역이라 체감이 크지 않다. 무엇보다 가격이 훨씬 싸고, 양산 수율이 안정적이며, 보호 회로 부담이 적다. 에릭슨 같은 기지국 업체가 1 GHz 이하에서 여전히 LDMOS를 깐다.
GaN HEMT는 화합물 반도체로, 채널이 기본적으로 열려 있는 디플리션(depletion) 모드 소자다. 게이트 전압이 0 V일 때 채널이 풀로 열려 전류가 흐른다. 동작을 위해서는 게이트에 음(−)의 전압을 걸어 채널을 닫아야 한다. 일반적으로 VGS ≈ −2~−5 V 정도의 DC 전압을 걸고, 이 DC 위에 RF 신호를 실어 보낸다.
LDMOS는 평소에 닫혀 있는 문이다. 손잡이를 잡아당겨야(게이트 양전압) 열린다. GaN은 평소에 열려 있는 문이다. 손잡이를 밀어 닫아두어야(게이트 음전압) 채널이 정상 폭으로 좁혀진다. 그래서 손잡이가 갑자기 사라지면(게이트 전원 차단) LDMOS는 그냥 닫힌 상태로 안전하지만, GaN은 문이 활짝 열려 전류가 폭주하면서 소자가 파괴된다.
GaN의 효율 이점은 주파수가 올라갈수록 커진다. 2.4 GHz쯤이 LDMOS와 GaN의 가성비 분기점이고, 5.8 GHz를 넘어가면 LDMOS로는 충분한 성능을 내기 어려워 GaN이 우세해진다.
GaN 시스템에서는 게이트 전원이 드레인 전원보다 먼저 꺼지면 안 된다. 게이트가 0 V로 떨어진 순간 채널이 풀로 열려 드레인 전류가 폭주한다. 그래서 GaN 보드는 게이트 → 드레인 → 신호 순으로 켜고, 신호 → 드레인 → 게이트 순으로 끄는 시퀀스 제어 회로(power-on/off sequencing)가 반드시 필요하다. 이는 RF 회로 설계와 별개의 전력전자 영역이다. 외주 모듈을 사다 쓰는 경우 업체가 처리하지만, 직접 만든다면 보드에 시퀀서 IC를 올려야 한다.
| 항목 | LDMOS (2.45 GHz 250 W급) | GaN HEMT (2.45 GHz 300 W급) |
|---|---|---|
| 게이트 바이어스 | 양전압 (+) | 음전압 (−), 시퀀스 필수 |
| 드레인 바이어스 | ~32 V | ~50 V |
| 효율 (P1dB 부근) | ~67% | ~73% |
| 저전력 영역 효율 | 중간 | 중간 |
| 가격 | 저렴 | 약 2~3배 비쌈 |
| 양산 신뢰성 | 매우 안정 | 업체에 따라 편차 |
| 대표 업체 | Ampleon, NXP | Cree (Wolfspeed), Qorvo |
| 적합 주파수 | ~2.5 GHz까지 강세 | 2 GHz 이상에서 유리 |
처음 SSPA를 만들어보는 입장에서 추천은 분명하다. LDMOS로 시작한다. 보드 한 장을 끝까지 한 번 돌려보고 나면 GaN으로 넘어갈 때 기존 매칭 설계 경험을 거의 그대로 가져갈 수 있다. 차이는 보호 회로와 바이어스 시퀀서에 있을 뿐이다.
증폭기 토폴로지(topology, 회로 구조)는 크게 두 갈래로 나뉜다. 입출력이 한 가닥인 싱글앤디드(single-ended, 단일종단)와, 두 가닥의 차동 신호를 다루는 디퍼런셜(differential, 차동)이다.
디퍼런셜은 매력적인 장점이 있다. 이상적으로 짝수 차 하모닉(2차, 4차 등)이 캔슬레이션되어 사라진다. 그래서 출력 스펙트럼이 깨끗하고, 같은 트랜지스터로 두 배의 출력을 낼 수 있다. 통신용 기지국에서 흔히 쓰는 구조다.
그러나 디퍼런셜에는 한 가지 결정적 부담이 있다. 입출력에 발룬(balun, balanced-to-unbalanced 변환기)이 필요하다는 점이다. 발룬은 한 가닥의 신호를 두 가닥의 차동 신호로 바꿔주는 부품이다. 그런데 발룬의 손실이 주파수가 올라갈수록 가파르게 커진다. 100~300 MHz 대역에서는 수용 가능한 수준이지만, 1 GHz를 넘어가면 마이크로스트립으로 만든 싱글앤디드 회로 대비 손실이 너무 커져 효율과 출력을 둘 다 깎아먹는다.
발룬은 일방통행 도로(싱글)를 양방향 도로(디퍼런셜)로 갈라주는 분기점과 같다. 저속 도로에서는 분기점에서 잃는 시간이 미미하지만, 고속도로에서는 분기점 자체가 큰 정체 요인이 된다. 1 GHz 이상에서는 차라리 일방통행 두 개를 따로 깔고 끝에서 합치는 게 낫다.
그래서 2.45 GHz ISM 밴드 SSPA는 거의 예외 없이 싱글앤디드 구조 + 후단 합성(combiner) 방식으로 간다. 단일 트랜지스터 한 개는 250 W, 두 개를 푸쉬-풀로 묶어 500 W, 네 개를 묶어 1 kW를 만든다. 디퍼런셜은 단일 IC(Integrated Circuit, 집적회로) 안에서 면적이 작아 발룬 손실이 미미한 28~38 GHz 밀리미터파(mmWave)에서나 다시 쓰인다.
트랜지스터를 정했다면 다음 질문은 이것이다. 입력과 출력에 어떤 임피던스를 보여줘야 이 소자가 가장 잘 동작하는가?
이 답을 찾는 시뮬레이션 기법이 로드풀(load-pull)이다. 트랜지스터의 출력단에 임피던스를 이리저리 바꿔가며 가해 보고, 출력 파워와 효율이 어떻게 변하는지를 스미스 차트 위에 등고선으로 그려본다. 입력단을 똑같이 하는 것을 소스풀(source-pull)이라 부른다. 두 작업을 합쳐 소스/로드풀이라 통칭한다.
로드풀의 결과로 얻는 것은 두 개의 복소수다. 입력 측 최적 임피던스 ZS,opt와 출력 측 최적 임피던스 ZL,opt. 예를 들어 250 W LDMOS 데이터시트가 권장하는 값은 다음과 같다.
여기서 두 가지를 짚어둔다. 첫째, 이 값들은 트랜지스터 자체가 가진 입출력 임피던스가 아니라, "트랜지스터를 가장 잘 동작시키려면 외부에서 이런 임피던스를 보여줘야 한다"는 의미의 제시 임피던스다. 둘째, 출력 임피던스를 그대로 쓰지 않고 그 복소공액(complex conjugate)인 3.7 + j5.5 Ω으로 매칭하는 게 일반적이다. 이는 최대 전력 전달 조건에서 나오는 결과로, 부하 측 리액턴스를 소자 측 리액턴스가 상쇄하도록 잡아주는 것이다.
로드풀로 얻은 값이 데이터시트 권장값과 크게 다를 수 있다. 데이터시트는 광대역용으로 둔감하게 잡혀 있거나 제조사가 보수적으로 표기한 경우가 있어서다. 250 W LDMOS 정도 되는 잘 정리된 소자는 데이터시트 값이 거의 그대로 최적값과 일치하지만, GaN처럼 비교적 신소자거나 광대역 동작용 소자는 자체 로드풀이 필수다.
로드풀에서 10 Ω이라는 입력 최적값을 얻었다고 하자. 그러나 외부 시스템은 50 Ω이다. 시그널 제너레이터도 50 Ω, 측정 장비도 50 Ω, 동축 케이블도 50 Ω. 그 사이에서 50 Ω을 10 Ω으로 부드럽게 변환해주는 회로가 필요하다. 이를 매칭 네트워크(matching network, 정합 회로)라고 한다.
가장 단순하고 자주 쓰이는 매칭 기법이 4분의 1 파장(λ/4) 트랜스미션 라인이다. 특성 임피던스 Z0인 트랜스미션 라인을 정확히 4분의 1 파장 길이로 잘라 두 임피던스 사이에 끼우면 다음 관계가 성립한다.
이 수식은 트랜스미션 라인의 입력 임피던스 방정식 Zin = Z0·(ZL + jZ0·tanβℓ)/(Z0 + jZL·tanβℓ)에서 ℓ = λ/4 (즉 전기적 길이 βℓ = 90°)일 때 도출되는 특수해다. β는 위상 상수, ℓ은 물리적 길이.
예제: 50 Ω을 15 Ω으로 매칭하고 싶다면, Z0 = √(50 × 15) = √750 ≈ 27.4 Ω의 λ/4 라인을 한 토막 끼우면 된다. 실제 강의 예제에선 50 Ω ↔ 10 Ω을 위해 Z0 = √500 ≈ 22.36 Ω 라인을 썼다. 이 한 줄이 매칭 회로의 전부가 된다.
임피던스가 크게 다른 두 시스템을 직결하면 전력의 일부가 반사되어 되돌아온다. 바다에서 깊은 곳과 얕은 곳이 만나는 절벽에서 파도가 부서져 반사되는 것과 같다. λ/4 변환기는 그 사이에 "중간 깊이"의 완만한 경사로를 놓아주는 셈이다. 두 끝 임피던스의 기하평균에 해당하는 깊이의 경사로다.
스미스 차트(Smith chart)는 임피던스를 시각화하는 그래프다. 가로축은 저항(실수부), 세로축 방향은 리액턴스(허수부)인데, 무한대 임피던스가 한 점(오른쪽 끝)으로 모이도록 원의 방정식으로 매핑된다.
트랜스미션 라인을 통해 임피던스를 변환하면, 스미스 차트 위에서 어떤 중심(특성 임피던스 Z0의 점)을 축으로 정재파비(VSWR, Voltage Standing Wave Ratio) 원을 따라 시계방향으로 회전한다. λ/4를 통과하면 정확히 반바퀴(180°)를 돈다. 한 바퀴(360°)가 λ/2에 해당한다. 360°가 한 바퀴인 일반 각도와 다른 이 점이 스미스 차트의 까다로운 부분이다.
L과 C 같은 집중 정수 소자(lumped element)도 스미스 차트 위에서 정해진 방향으로 움직인다. 외워두면 회로 직관이 빨라진다.
| 소자 배치 | 차트 위 거동 |
|---|---|
| 직렬 인덕터(series L) | 임피던스 차트 위, 인덕티브 쪽으로 이동 (위 방향) |
| 직렬 캐패시터(series C) | 임피던스 차트 위, 캐패시티브 쪽으로 이동 (아래 방향) |
| 병렬 인덕터(shunt L) | 어드미턴스 차트 위, 인덕티브 쪽으로 이동 |
| 병렬 캐패시터(shunt C) | 어드미턴스 차트 위, 캐패시티브 쪽으로 이동 |
| 트랜스미션 라인(직렬) | VSWR 원을 따라 시계방향 회전 (Z0의 점을 중심으로) |
대부분의 실제 매칭은 트랜스미션 라인 한 토막 + 병렬 캐패시터 한두 개의 조합으로 끝난다. 하드웨어 튜닝 단계에서 캐패시터 용량을 바꾸는 게 가장 쉽기 때문이다. 인덕터는 거의 안 쓴다.
트랜지스터는 RF 신호만으론 동작하지 않는다. 게이트와 드레인에 DC(Direct Current, 직류) 전압을 따로 공급해야 한다. 문제는 이 DC 공급 라인이 RF 회로 안에 들어와 매칭을 망가뜨릴 수 있다는 점이다.
해법은 단순하다. RF에는 안 보이고 DC만 흘려보내는 경로를 만드는 것이다. 두 가지 도구를 쓴다.
설계 주파수에서 정확히 λ/4 길이의 트랜스미션 라인을 메인 신호 라인에 병렬로 붙인다. 라인 끝에는 큰 용량의 디커플링 캐패시터로 그라운드를 잡아준다. 이 라인은 끝이 RF 측면에서 쇼트인데, λ/4를 거치면 입력에서 보았을 때 오픈으로 보인다. 즉 메인 신호 입장에서는 그 자리에 아무것도 없는 것처럼 작동한다.
2.45 GHz에서는 λ/4 라인이 보이지 않는 회로(open)지만, DC 신호는 라인을 통해 자유롭게 흘러 게이트에 전압을 공급한다. RF와 DC의 깔끔한 분리다.
트랜지스터의 이득(gain)은 주파수가 낮을수록 커진다. 50 MHz에서의 이득은 2.45 GHz에서의 이득보다 훨씬 크다. 이 큰 이득이 우연히 양의 피드백 경로를 만나면 증폭기가 발진기(oscillator)로 변신한다. 내가 신호를 넣지 않았는데도 출력에 신호가 튀어나오기 시작한다. 회로의 최악 시나리오다.
이를 정량화하는 지표가 μ 팩터(Mu factor, 안정도 인자)다. 전 주파수 대역에서 μ > 1이면 무조건 안정이다. μ가 1 이하로 떨어지는 주파수 구간이 있으면 발진 위험이 있다. 대개 저주파에서 위험이 생긴다.
대책으로 위의 λ/4 바이어스 라인에 저항 R을 직렬로 붙인다. 메커니즘은 영리하다.
이 회로는 "주파수 선택 필터" 역할을 한다. 식당으로 치면 단골 손님(2.45 GHz)에게는 보이지 않는 비밀 통로지만, 진상 손님(저주파 잡음)에게는 정문에서 막아서는 보안 요원과 같다. 통신용 앰프의 거의 모든 보드에서 입력 측 게이트 바이어스 라인에 이 R + λ/4 구조가 보인다.
드레인 측 바이어스 라인에는 저항을 넣지 않는다. 출력단에서 저항은 전류를 잡아먹어 출력 파워와 효율을 모두 깎기 때문이다. 안정화 저항은 입력단(게이트)에만 넣는 게 원칙이다.
매칭 네트워크를 통과한 DC가 외부 시스템(시그널 제너레이터, 다음 단)으로 새어나가면 안 된다. 그래서 신호 라인 위에 DC 블로킹 캐패시터를 직렬로 끼운다. 값은 설계 주파수에서 임피던스가 거의 0(쇼트)으로 보일 만큼 크게 잡는다. 2.45 GHz 대역에서는 8.2 pF 정도가 흔히 쓰인다. DC에는 무한대 임피던스라 차단되고, RF에는 거의 단락이라 통과한다.
주의할 부분은 내압 정격이다. 32 V 드레인 전압을 거는 보드라면, DC 블로킹 캡의 정격이 적어도 그 두 배인 63 V 이상이어야 한다. RF 스윙이 DC 위에 실리면 순간 전압이 65 V 가까이 치솟을 수 있다. ATC 같은 RF용 고전압 캡이 이 자리에 들어간다.
단일 트랜지스터로 250 W가 나오는데 1 kW가 필요하다면, 같은 모듈 4개를 병렬로 묶어야 한다. 입력 측에선 한 가닥의 신호를 네 갈래로 나눠 트랜지스터마다 똑같이 분배하고, 출력 측에선 네 갈래의 출력을 한 가닥으로 합친다. 이 일을 하는 회로가 분배기(power divider)/합성기(power combiner)다.
입력 분배에는 윌킨슨 분배기(Wilkinson power divider)가 표준이다. 구조는 다음과 같다.
50 Ω 시스템에서 두 분기 라인의 특성 임피던스는 √2 × 50 ≈ 70.7 Ω, 길이는 설계 주파수의 λ/4가 된다. 두 출력 사이에는 100 Ω(= 2Z0) 저항을 가로질러 단다. 이 저항이 두 출력 사이의 격리(isolation)를 확보해주고, 한쪽이 부정합돼도 반대쪽에 영향이 가지 않게 막아준다. 윌킨슨 분배기는 단순한 두 갈래 분기가 아니라, 정황(termination) 저항이 있어야 비로소 윌킨슨이라고 부를 수 있다.
출력 합성에는 윌킨슨보다 단순한 구조가 많이 쓰인다. 윌킨슨 분배기에는 정황 저항이 있어 약간의 손실이 생기는데, 출력단에서 손실은 곧 효율 저하라 꺼리는 사람이 많다. 그래서 출력에는 단순히 두 가닥의 라인을 한 점에서 합치는 T-합성기를 쓰기도 한다.
이때 한 가지 중요한 결과가 따라온다. 출력 매칭은 50 Ω이 아니라 100 Ω으로 한다는 것이다. 이유는 단순하다.
로드풀은 트랜지스터 한 개에 대해 수행하므로, 출력 측 최적 임피던스(예: 3.7 − j5.5 Ω)를 50 Ω이 아니라 100 Ω으로 변환하는 매칭 회로를 짜야 한다. 입력은 50 Ω 매칭, 출력은 100 Ω 매칭. 이 비대칭이 처음 보면 혼동스럽지만, 합류점에서의 임피던스 정합 원리만 잡고 있으면 자연스럽다.
2차선 도로 두 개가 한 점에서 4차선 도로로 합류한다고 생각해보자. 각 2차선 도로의 차선 폭(100 Ω)은 4차선 도로의 차선 폭(50 Ω)의 두 배다. 합류점에서 자연스럽게 4차선이 되도록 미리 폭을 맞춰둔 것이다.
일반적인 SSPA의 효율 곡선은 입력 파워가 작을 때는 낮고, 포화 영역(Psat) 근처에서 최대치(예: 67%)에 도달한다. 그래프 모양은 오른쪽 위로 치솟는 형태다.
문제는 실제 운용에서 출력을 늘 포화점에서만 쓰는 게 아니라는 것이다.
두 경우 모두 앰프가 평균 전력 영역에서 오래 동작한다. 이 영역의 효율이 낮으면 시스템 전체 효율이 망가진다. 어떤 RFHIC 보드는 전격 출력에서 50% 효율이지만, 10% 출력으로 떨어뜨리면 효율이 한 자릿수까지 폭락하는 경우가 있다. 산업용에서는 이게 치명적이다.
도허티 앰프(Doherty amplifier)는 두 개의 증폭기를 영리하게 합쳐 평균 전력 영역에서 효율을 끌어올린 토폴로지다.
출력 합류점에 λ/4 임피던스 인버터(impedance inverter)를 두고 두 앰프 출력을 합친다. 메커니즘은 다음과 같다.
결과적으로 효율 곡선의 모양이 바뀐다. 6 dB 백오프(back-off) 지점에서 추가 효율 피크가 하나 더 생기고, 그 사이 영역이 단순 앰프보다 높은 효율로 채워진다. "효율의 평지"가 넓어지는 셈이다.
도허티는 자동차의 하이브리드 엔진 같다. 단일 큰 엔진(클래스 AB만)은 고속 주행에선 효율적이지만 저속에서는 낭비가 크다. 하이브리드는 저속에선 작은 전기 모터(메인 앰프)만으로 효율적으로 굴리고, 고속이나 가속 구간에서만 큰 엔진(피킹 앰프)이 합세한다.
도허티는 4G/5G 기지국 앰프에서 거의 100% 사용된다. 다만 단점도 있다.
2.45 GHz ISM 어플리케이션에서 ±50 MHz 정도의 좁은 대역만 쓴다면 도허티 적용을 진지하게 검토할 만하다. 다만 첫 SSPA 보드라면 단순 싱글앤디드로 시작해 동작을 검증한 뒤, 효율 개선 단계에서 도허티로 넘어가는 게 안전하다.
도허티가 부담스럽다면 더 단순한 EBT(Envelope Bias Tracking, 포락선 바이어스 추적) 또는 APT(Average Power Tracking, 평균전력 추적)가 있다. 원리는 단순하다. 출력 파워 레벨에 맞춰 드레인 전압 VDD를 가변한다. 풀 파워에선 32 V를 걸지만, 10% 출력일 때는 VDD를 절반 이하로 낮춰 DC 소모 전력을 줄인다.
EBT는 매칭이나 RF 회로 자체를 바꿀 필요가 없다. 외부 전원 공급기를 제어 가능한 형태로 만들고 출력 모니터링과 연동하면 된다. 도허티만큼 효율을 끌어올리지는 못해도, 리스크 없이 평균 전력 영역 효율을 의미 있게 개선한다.
회로도가 잘 동작해도 PCB(Printed Circuit Board, 인쇄회로기판) 위에 옮기는 단계에서 망가지는 일이 흔하다. 마이크로파 회로는 패턴 그 자체가 트랜스미션 라인이고, 트랜스미션 라인 한 토막의 폭과 길이가 잘못되면 매칭이 어긋난다.
일반 PCB에 쓰는 FR4(Flame Retardant 4, 난연성 에폭시 유리섬유 적층판)는 손실(loss tangent)이 커서 RF 전력 회로에 잘 안 쓴다. RF용 기판은 Rogers Corporation의 RO4350 같은 저손실 세라믹-탄화수소 복합 기판이 표준이다.
알루미나(Al2O3, 유전율 εr ≈ 9.8) 같은 세라믹 기판은 유전율이 매우 높아 같은 임피던스를 더 좁은 패턴으로 구현할 수 있다. 즉 회로를 작게 만드는 데 유리하다. MMIC(Monolithic Microwave IC, 단일집적 마이크로파 IC) 같은 소형 회로에 쓰지만, 수백 W급 보드에는 적합하지 않다. 패턴이 좁아 전류 용량이 부족하고 발열을 분산시키지 못한다.
RO4350 30 mil 기판에서 50 Ω 마이크로스트립 라인의 폭은 약 1.67 mm가 나온다. 20 mil 기판이라면 약 1.06 mm로 더 좁아진다. 길이는 설계 주파수 2.45 GHz에서 λ/4가 대략 17~18 mm 정도로 계산된다(전기적 길이 90°를 마이크로스트립 길이로 변환).
실제 작업에서는 ADS(Advanced Design System) 같은 RF 설계 툴의 라인 캘큘레이터에 다음을 입력해 폭과 길이를 얻는다.
출력값은 소수점 한 자리까지만 쓰는 게 보통이다. 두 자리까지 정밀하게 넘겨도 PCB 제작 공차 안에서 깨진다. 어차피 측정 후 튜닝 단계가 있다는 전제다.
패턴이 만나는 분기점(T-정션)에서 시뮬레이션과 실측의 차이가 잘 생긴다. ADS 같은 툴은 T-정션 전용 모델 컴포넌트를 제공한다. 일반 트랜스미션 라인을 단순히 합쳐 그리는 것보다 T-정션 모델을 끼우는 게 훨씬 정확하다.
한 가지 흔히 놓치는 제약이 있다. 트랜지스터 패키지의 리드(lead, 단자 날개) 폭이다. 250 W LDMOS의 입력 리드 폭은 3.8 mm 정도다. 이 리드에 패턴이 납땜으로 붙어야 하므로, 매칭 라인 폭은 적어도 리드 폭보다 같거나 넓어야 한다. 그래서 매칭에 쓰는 라인의 특성 임피던스는 무한정 키울 수 없다. 22.36 Ω의 90° 라인이 폭 5.1 mm 정도로 계산되면, 리드 폭 3.8 mm보다 넓으니 문제없이 붙일 수 있다. 만약 매칭 임피던스가 50 Ω(폭 1.67 mm)으로 나오면 리드보다 좁아 납땜이 어렵다. 설계 단계에서 이 제약을 함께 검토해야 한다.
리드 주변에서 패턴이 정의되는 영역을 0.4 mm 정도 띄워두는 것도 관행이다. 납이 흘러 인접 패턴과 단락되는 사고를 막기 위해서다. 트랜지스터의 게이트 패드와 그라운드 패드가 가까우면 납이 두꺼워질 때 쇼트로 이어질 수 있어 미리 갭을 확보한다.
NXP, Ampleon 같은 LDMOS 제조사는 자사 트랜지스터마다 레퍼런스 디자인(reference circuit board)을 공개한다. 평가 보드(EV board, evaluation board)의 거버 파일(Gerber file, PCB 제조용 데이터 파일)이나 DXF(Drawing Exchange Format) 파일을 제공한다. 보드 패턴, 사용 부품, 측정 성능까지 검증된 자료다.
새로 RF 보드를 설계하는 입장에서 백지에서 시작하는 것과 검증된 레퍼런스를 손에 들고 시작하는 것은 작업 시간이 한 자릿수 배 차이가 난다. 회사에서 양산 일정은 보통 8개월, 초기 성능은 3개월 안에 나와야 한다. 보드 한 번 발주에 한 달이 걸리니, 시뮬레이션부터 첫 측정까지 두 달 안에 끝내야 한다는 뜻이다. 레퍼런스 보드의 회로 패턴을 그대로 깔고, 트랜지스터와 매칭 부품 값만 자신의 어플리케이션에 맞게 튜닝하는 방식이 현실적이다.
수백 W급 RF 출력은 작은 면적에서 큰 발열을 일으킨다. 트랜지스터의 정션 온도(junction temperature)가 한도를 넘으면 특성이 망가지고 수명이 줄어든다. SSPA 보드의 뒷면은 보통 통째로 그라운드 플레인(ground plane, 접지면)으로 깔리고, 이 그라운드면을 두꺼운 알루미늄/구리 베이스에 밀착시킨다. 그 베이스 안쪽으로 냉각수가 흐르는 통로를 파서 열을 빼낸다. 이것이 워터블록(water block, 수냉 블록)이다.
PCB와 워터블록의 결합은 보통 나사 체결이다. 그라운드면 전체가 베이스에 면 접촉하므로 비아홀(via hole, 관통홀)이 많이 뚫려 있다. 비아는 RF 신호 측면에서 접지의 인덕턴스를 줄이고, 열 측면에서 트랜지스터 패키지 아래 발열을 그라운드 베이스로 빼주는 통로 역할을 한다. 트랜지스터 정션에서 워터블록까지의 열 저항 경로를 머릿속에 그리고 비아 배치를 잡는 게 좋다.
지금까지 다룬 λ/4 변환기, 윌킨슨 분배기, 도허티 같은 기법은 모두 특정 설계 주파수에서 동작한다. λ/4는 한 주파수에서만 4분의 1 파장이고, 다른 주파수에서는 다른 길이다. 그래서 이 기법들은 본질적으로 협대역(narrowband)이다.
2.45 GHz 중심으로 ±50 MHz 정도(2.4~2.5 GHz)는 협대역이다. 중심 주파수 대비 약 4%로, 프랙셔널 밴드위스(fractional bandwidth) 기준으로 좁은 축이다. 이 경우 λ/4 기반 설계가 그대로 통한다.
그러나 방산이나 계측 어플리케이션에서 300 MHz~1 GHz, 혹은 1~2 GHz를 다 커버해야 하는 광대역(wideband) 요구가 들어오면 이야기가 달라진다.
그래서 광대역 SSPA는 기본적으로 GaN처럼 기생 성분(parasitics)이 적은 소자가 유리하다. 기생 성분이 적을수록 매칭 가능한 대역이 자연히 넓어진다.
설계와 제작이 끝나면 측정이 기다린다. RF 측정 장비를 어떻게 조합하느냐가 결과의 의미를 좌우한다.
RF 회로의 측정 도구는 크게 두 줄기다.
| 장비 | 측정 영역 | 주된 용도 |
|---|---|---|
| VNA (Vector Network Analyzer, 벡터 네트워크 어널라이저) | 스몰 시그널 (small signal) | S-파라미터, 입력 정합(S11), 스몰시그널 이득(S21), 안정도 측정 |
| 시그널 제너레이터 + 스펙트럼 어널라이저 | 라지 시그널 (large signal) | 실제 출력 파워, 포화 출력(Psat), P1dB, 효율, 하모닉(harmonics) |
SSPA 같은 라지시그널 동작 회로는 VNA만으로는 평가가 불가능하다. VNA는 정의 자체가 작은 신호의 선형 반응을 다루는 장비이기 때문이다. 250 W 출력을 직접 VNA 포트에 물리면 장비가 망가진다. 대신 시그널 제너레이터로 입력 신호를 만들고, 드라이버 앰프로 키운 뒤, SSPA를 통과한 출력은 큰 감쇠기(attenuator)를 거쳐 스펙트럼 어널라이저로 측정한다.
P1dB(1 dB compression point, 1 dB 압축점)는 자주 등장하는 지표다. 정의는 다음과 같다.
입력을 충분히 작은 영역에서 1 dB 올렸을 때 출력도 정확히 1 dB 올라간다면, 그 영역은 선형(linear)이다. 그런데 입력이 일정 수준을 넘으면 출력 증가가 둔해진다. 입력을 1 dB 더 넣어도 출력은 0.9 dB만 늘어나고, 결국 입력 대비 출력 곡선이 꺾이기 시작한다. 출력이 선형 예측보다 1 dB 부족해진 지점이 P1dB다. 보통 이 점까지를 "선형 영역의 한계"로 정의한다.
유사하게 P2dB, P3dB가 정의된다. CW(Continuous Wave, 연속파) 동작이라 정보 신호의 왜곡 부담이 없는 ISM 앰프는 P2dB, P3dB까지 밀어 쓰기도 한다. 통신용 앰프는 P1dB 이전 영역만 쓴다. 출력 곡선이 꺾이는 모양으로부터 클래스도 추정할 수 있다.
증폭기는 비선형 소자라 입력 신호의 정수배 주파수(2f, 3f, ...) 성분을 출력에 만들어낸다. 이를 하모닉(harmonic)이라 한다. 2.45 GHz 입력의 2차 하모닉은 4.9 GHz, 3차는 7.35 GHz다.
잘 만든 LDMOS 제품은 패키지 내부에서 하모닉 임피던스가 어느 정도 잡혀 있어, 외부 매칭에서 펀더멘탈(fundamental, 기본파)만 신경 써도 된다. 즉 펀더멘탈 매칭과 하모닉 매칭이 독립적으로 설계 가능하다는 뜻이다.
다만 5.8 GHz ISM 밴드는 2.45 GHz의 약 2배 주파수 대역이라, 2.45 GHz 앰프의 2차 하모닉이 5.8 GHz 응용에 노이즈로 작용할 수 있다. 같은 시설에 두 대역 시스템이 공존한다면 출력단에 저역통과 필터(low-pass filter)나 노치 필터(notch filter)를 끼워 5.8 GHz 성분을 일정 레벨 이하로 잘라줘야 한다.
SSPA의 흔한 사망 원인은 부하 측에서 되돌아오는 반사 전력(reflected power)이다. 산업용 마이크로파 가열에서 가열물의 임피던스가 가열 중에 변하면 부하 정합이 깨져 출력의 일부가 트랜지스터로 되돌아온다. 250 W 출력의 30%만 반사되어도 75 W가 드레인 단자로 역행한다. 트랜지스터가 이를 견디지 못하면 죽는다.
서큘레이터(circulator)는 이 반사를 막아준다. 3포트 비가역 소자로, 1→2→3→1 방향으로만 신호가 흐른다. SSPA의 출력에 서큘레이터를 끼우면 트랜지스터에서 나간 신호는 부하로 가지만, 부하에서 되돌아오는 신호는 서큘레이터의 세 번째 포트(아이솔레이터 종단)에서 흡수된다. 반사 파워의 크기가 큰 ISM 응용에서는 서큘레이터를 두 단으로 캐스케이드(cascade, 직렬 연결)해 두는 경우도 있다.
여기까지 따라왔다면 SSPA 설계의 큰 그림이 머릿속에 들어왔을 것이다. 정리하면 다음과 같다.
이 가운데 회로 자체의 설계(1~9단계)는 전체 작업량의 80% 정도에 해당하고, 나머지 20%는 측정 단계의 튜닝과 시스템 통합에서 채워진다. 첫 보드를 한 번 끝까지 돌려보고 나면, 두 번째 보드는 시간이 절반 가까이로 줄어든다. 익숙해질수록 데이터시트만 보고도 그 보드의 동작이 그려진다.
SSPA 설계는 거창한 단일 트릭이 아니라, 임피던스 매칭 · 바이어스 안전 · 안정도 확보 · 발열 관리 · 부하 보호라는 여러 평범한 일을 동시에 만족시키는 작업이다. 각각은 어렵지 않지만, 함께 만족시키려면 한쪽을 만지면 다른 쪽이 어긋난다. 그래서 첫 보드는 검증된 레퍼런스로 시작해 한 가지씩만 바꿔보는 게 정공법이다.
| 실수 | 증상 | 회피 |
|---|---|---|
| GaN 게이트 시퀀스 누락 | 트랜지스터 일회성 파괴 | 시퀀서 IC 또는 외부 모듈 사용. 첫 보드는 LDMOS로 |
| 입력 측 저주파 댐핑 저항 미적용 | 50 MHz 부근 자가발진 | 게이트 λ/4 라인에 R 직렬 배치 |
| 출력을 50 Ω으로 매칭(2단 합성에서) | 출력 파워가 예상치의 절반 또는 부정합 | 2단 합성 시 단일 트랜지스터 측은 100 Ω 매칭 |
| 리드 폭보다 좁은 매칭 라인 | 실장 어려움, 매칭 어긋남 | 설계 시 트랜지스터 리드 폭과 매칭 임피던스 호환성 확인 |
| VNA로 라지시그널 측정 | VNA 손상, 또는 의미 없는 결과 | 라지시그널은 시그널 제너레이터 + 감쇠기 + 스펙트럼 어널라이저 |
| DC 블로킹 캡 내압 부족 | 고출력에서 캡 절연 파괴 | 드레인 전압의 2배 이상 정격 RF용 캡 사용 |
| 반사 보호 없이 가변 부하 운전 | 트랜지스터 사망 | 출력에 서큘레이터, 가능하면 2단 서큘레이터 캐스케이드 |
SSPA 설계의 매력은 회로의 모든 요소가 동시에 살아 있다는 점에 있다. 트랜지스터의 비선형성, 트랜스미션 라인의 분포 상수 특성, 패키지의 기생 성분, 기판의 유전 손실, 부하의 시간 변동까지 모두 한 회로 안에 얽혀 있다. 그래서 한 번에 깔끔히 설계되는 보드는 거의 없고, 시뮬레이션 → 제작 → 측정 → 튜닝의 반복을 거친다.
그래도 한 가지 길잡이는 분명하다. 임피던스 매칭이 모든 것이다. 트랜지스터의 입출력에 어떤 임피던스를 보여주는가, 그 임피던스를 시스템 임피던스로 어떻게 끌고 가는가, 그 과정에서 DC와 RF를 어떻게 분리하는가, 외부 부하 변동에 어떻게 견디는가. 이 네 가지 질문에 대한 답이 SSPA 설계의 모든 회로 토폴로지를 결정한다.
처음 시작하는 사람이라면 검증된 레퍼런스 보드의 거버 파일을 제조사로부터 받아 그 위에서 한 부품씩 바꿔가며 익히는 게 가장 빠른 길이다. 백지에서 시작하는 건 잘하는 사람도 시간이 많이 든다. 그러니 부담 없이 첫 보드는 "남의 보드"부터 출발해도 좋다.