줄이지 못하면 접는다

미국이 중국으로 향하는 첨단 반도체의 길목을 막은 지 7년째다. 그런데 막힌 쪽에서 나온 대응이 단순한 따라잡기가 아니다. 트랜지스터를 더 작게 만드는 경쟁의 규칙 자체를 바꾸겠다는 선언이 2026년 5월 상하이에서 나왔다. 이 글은 그 선언의 실체와 한계, 그리고 한국 반도체 산업이 놓쳐서는 안 될 신호를 정리한다.

01칩을 풀어줘도 사지 않는 나라

이야기는 역설적인 장면에서 시작한다. 미국이 자국의 첨단 인공지능(AI, Artificial Intelligence) 칩을 중국에 팔 수 있게 길을 열어줬는데, 정작 중국이 사지 않았다.

대상은 엔비디아(Nvidia)의 H200이다. 블랙웰(Blackwell) 세대 바로 아래, 엔비디아가 만드는 두 번째로 강력한 AI 가속기다. 2025년 12월 미국 정부는 이 칩의 대중 수출을 허용한다고 발표했고, 2026년 1월에는 판매액의 25%를 미국 정부에 납부하는 조건을 담은 규정까지 마련했다. 바이든 행정부가 한 단계 낮춘 칩(H20)조차 막았던 것을 생각하면 상당한 방향 전환이었다.

그런데 발표 직후인 2026년 1월, 중국 세관은 H200의 반입을 사실상 차단했고 자국 기업들에게는 “꼭 필요한 경우가 아니면 사지 말라”는 지침이 내려갔다. 알리바바·텐센트·바이트댄스·징둥 등 약 10개 기업이 미국으로부터 수입 허가를 받았지만, 실제로 선적된 칩은 단 한 대도 없는 상태가 이어졌다. 허가받은 물량을 다 합치면 약 75만 개에 이르고, 이는 중국이 한 해에 자체 생산할 수 있는 AI 연산 능력의 몇 배에 해당하는 규모였다. 그럼에도 중국은 받지 않았다.

2026년 5월 베이징에서 열린 미·중 정상회담에서도 이 기조가 재확인됐다. 회담 직후 미국 측은 “중국이 사지 않기로 선택했다. 자기들 것을 만들고 싶어 한다”고 전했다. 회담은 양국이 기대했던 것에 비해 성과가 빈약했고, AI 칩 수출이라는 카드는 미국이 내밀었지만 중국이 그만한 무게로 받아들이지 않았다.

중국이 거부한 이유는 대략 세 갈래로 읽힌다. 첫째, 자국에서 만든 칩을 우선 쓰도록 하는 정책이 음으로 양으로 강하게 작동하고 있고, 여기에 보조금까지 붙는다. 자본이 넉넉지 않은 AI 개발사 입장에서 비싸고 구하기도 어려운 엔비디아 칩보다 자국 칩이 합리적인 선택이 되는 구조다. 둘째, 미국 칩에 다시 의존도를 높이는 것은 언제든 회수될 수 있는 ‘미끼’를 무는 일이라는 경계심이다. 미국은 이 칩을 지렛대로 중국을 길들이거나, 우후죽순 늘어나는 중국 AI 데이터센터의 미국산 반도체 의존도를 끌어올릴 수 있다. 셋째, 성과 없이 끝난 정상회담 직후의 정치적 메시지이기도 하다.

그 결과 엔비디아의 중국 시장 점유율은 한때 95%에서 사실상 0에 가깝게 떨어졌다. 한국의 입장에서 더 중요한 물음은 따로 있다. 엔비디아 GPU(그래픽처리장치, Graphics Processing Unit)라는 카드가 통하지 않는다는 사실을 확인한 미국이, 다음 카드로 더 큰 것을 꺼내들 것인가? 즉 7년째 이어온 첨단 반도체 ‘장비’ 수출 통제를 완화할 것인가다. 이번 회담에서는 그 이야기가 한마디도 나오지 않았지만, 바로 그 변수가 한국에는 가장 민감한 사안이다.

02트랜지스터를 줄이는 대신, 신호를 접는다

중국이 자국 칩에 베팅하는 자신감의 근거가 2026년 5월 상하이에서 열린 한 국제 학회(IEEE 국제 회로·시스템 심포지엄)에서 드러났다. 화웨이는 반세기 동안 반도체 발전을 지배해온 ‘무어의 법칙(Moore’s Law)’을 대체하겠다며 타우(τ) 스케일링 법칙을 제시했다.

무어의 법칙은 단순하고 강력했다. 트랜지스터를 2년마다 두 배씩 촘촘히 욱여넣으면 칩은 더 빨라지고 전력은 덜 먹고 값은 싸졌다. 그러나 이 황금기가 두 방향에서 동시에 저물고 있다. 물리적으로, 7나노미터(nm) 공정 이후 미세화의 성능 개선 폭이 눈에 띄게 줄었다. 트랜지스터를 더 줄여도 배선의 기생 저항·정전용량이 지연을 지배하기 시작했고, 극자외선(EUV, Extreme Ultraviolet) 노광 장비로도 회로 선폭을 줄이기가 점점 어려워졌다. 경제적으로는 더 가혹하다. EUV 노광기 한 대 값이 1억 5천만 달러를 넘고, 7나노 공정 한 장을 만드는 데 60~70겹의 마스크가 필요하며, 2나노 공정에서는 칩 하나의 설계 비용만 10억 달러를 넘어섰다. 트랜지스터 하나당 비용이 더는 떨어지지 않고, 최첨단에서는 오히려 오르기 시작했다.

화웨이의 답은 더 작은 트랜지스터나 새로운 소재를 찾는 것이 아니었다. 측정의 기준 자체를 바꾸자는 것이다. 트랜지스터 크기 대신, 신호가 전달되는 데 걸리는 시간 상수 τ(타우)를 진보의 척도로 삼자는 발상이다. 트랜지스터 스위칭 지연(피코초)부터 회로의 RC 전달 지연(나노초), 칩의 연산·메모리 접근 지연(마이크로초), 시스템 전체 응답 시간(초)까지 — 모든 층위를 ‘시간’이라는 하나의 언어로 묶는다. 미세화는 결국 ‘더 빠른 시스템’을 얻기 위한 여러 수단 중 하나일 뿐, 유일한 길이 아니라는 것이다.

이 전략이 영리한 지점이 여기 있다. EUV가 막혀 미세화 경쟁에서 불리한 중국이, 경쟁의 무대를 ‘기하학(얼마나 작게)’에서 ‘시간(얼마나 빠르게)’으로 옮긴다. 시간을 줄이는 데는 회로를 3차원으로 쌓고 잇는 패키징 기술이 쓰이고, 그 영역은 중국이 비교적 접근할 수 있는 땅이다.

03웨이퍼 두 장을 정밀하게 포개다

타우 스케일링의 첫 실물이 ‘로직 폴딩(LogicFolding)’이며, 화웨이는 이를 2026년 하반기 출시할 자사 스마트폰용 칩(기린 2026)에 처음 적용한다고 밝혔다. 이 기술이 기존의 3차원 칩과 무엇이 다른지를 짚어야 그 의미가 정확해진다.

TSMC의 SoIC, 인텔의 포베로스(Foveros)처럼 이미 쓰이는 첨단 패키징은 완성된 서로 다른 칩을 위·아래로 쌓는다. 예컨대 연산 칩 위에 HBM(고대역폭 메모리, High Bandwidth Memory)을 얹는 식이다. 각각은 설계·제조 단계에서 독립적으로 완결된 칩이고, 포장 단계에서 합친다(다이 대 다이 적층).

로직 폴딩은 길이 다르다. 포장 단계에서 여러 칩을 쌓는 것이 아니라, 설계 단계에서 칩 하나의 내부 회로를 — 논리 게이트와 플립플롭 수준까지 — 위·아래 두 웨이퍼 층에 나눠 배치한다. 칩을 쌓는 것이 아니라 회로를 접는다(셀 대 셀 폴딩). 바닥이 되는 칩(베이스 다이)은 중국 파운드리 SMIC의 7나노 공정에서 만들고, 그 위에 또 한 장의 웨이퍼를 포개 위·아래를 정밀하게 잇는다.

주의할 점은, 이것이 화웨이만의 독창 기술이 아니라는 사실이다. 웨이퍼를 맞붙이는 ‘웨이퍼 투 웨이퍼 본딩’ 혹은 ‘하이브리드 본딩’은 학계·업계에서 10여 년간 알려져온 접합 기술이다. 그동안 널리 쓰이지 않았던 이유는 비용과 수요였다. EUV로 평면에서 선폭을 줄이면 원하는 성능이 나왔으니, 굳이 어렵게 접을 이유가 없었다. EUV가 막힌 중국은 그 ‘굳이’를 해야 할 처지이고, 그래서 막힌 길을 우회하는 임시방편으로 이 기술을 끌어올렸다.

화웨이가 새로 끌어올린 지점은 접합의 촘촘함이다. 기존 업계가 접점을 약 2µm 간격으로 배열했다면, 화웨이는 칩과 칩의 연결 부위를 최대한 많이 만들기 위해 이를 1.5µm 피치까지 좁혔다. 이때 접합 피치와 상부 금속 배선 피치의 비율(기어비)을 3 이하, 이상적으로는 1에 가깝게 맞춰야 두 층이 진짜 하나의 회로 직물처럼 동작한다.

04접으면 빨라지는 이유, 그리고 실제 성과

왜 접으면 빨라질까. 평면 칩에서는 임계 경로(신호가 가장 오래 걸리는 길) 위의 게이트들이 수백 µm에서 길게는 mm까지 떨어져 있을 수 있다. 이 긴 배선의 기생 저항(R)과 정전용량(C)이 클록 주파수를 묶는 주된 병목이다. 회로를 위·아래로 접으면 신호가 평면을 가로지르는 대신 웨이퍼를 ‘관통’해 수십 µm의 짧은 수직 경로로 직진한다. τ = RC 공식에 따라 배선이 짧아지면 R과 C가 함께 떨어지고 지연 τ가 급감한다.

화웨이가 공개한 기린 2026의 실측치는 의미가 분명하다. 공정 노드는 7나노에 고정한 채, EUV도 새 노광 기술도 없이 회로를 3차원으로 재배치하는 것만으로 얻은 수치이기 때문이다.

여기서 트랜지스터 밀도 55% 향상은 전통적인 미세화로는 약 3년, 두 세대의 공정 진보가 필요한 폭이다. 그것을 같은 7나노 노드에서, 회로를 공간적으로 다시 접는 것만으로 달성했다는 점이 이 기술의 노림수다. SRAM 동작 주파수도 비트선·워드선이 짧아지며 40% 넘게 올랐고, 배선 길이는 30% 줄었다.

미세화가 막힌 자리에서, 화웨이는 ‘작게 만들기’ 대신 ‘짧게 잇기’로 비슷한 성과를 끌어냈다.

05쌓는 순간 마주치는 발열의 벽

그러나 겉보기 성능을 이렇게 끌어올려도, 바닥 다이가 7나노라는 사실은 변하지 않는다. 7나노에서 5·3·2나노로 갈 때 반드시 얻어야 하는 성능 지표들은 7나노에 머문 채 개선되지 않는다. 게다가 화웨이가 2030년대 초까지 이 길을 가려면 두 장이 아니라 네 장, 여덟 장으로 쌓아 올려야 한다. 이렇게 되면 7나노에서 풀지 못한 문제들이 더하기가 아니라 곱하기로 증폭된다.

가장 큰 문제는 발열이다. 화웨이가 회로를 쌓는 순간, HBM 제조사들이 겪어온 고민을 똑같이 떠안게 된다.

열은 적층 방향(세로)으로 켜켜이 발생하는데, 열을 버릴 수 있는 출구는 사실상 칩의 위·아래 표면뿐이다. 가운데 층의 열은 본딩 계면과 층간 절연막이라는 ‘열저항’에 막히고, 옆(가로)으로 퍼지려 해도 얇은 실리콘이 길을 좁힌다. 실제로 연산 회로를 연산 회로 위에 쌓으면 평면 칩보다 최대 12°C까지 온도가 올라간다는 연구가 있고, HBM에서는 12단을 넘어서면 내부 열저항이 가파르게 치솟는다. 데이터센터 운영사들의 데이터를 보면 HBM 고장이 GPU 고장의 1순위 원인이며, 다른 칩보다 더 자주 망가진다.

수율도 발목을 잡는다. 한 층의 수율이 x%라면, 본딩을 거듭한 적층의 수율은 대략 x%의 거듭제곱으로 누적된다. 층이 늘수록 양품 비율이 기하급수적으로 나빠진다는 뜻이다. 업계가 ‘이렇게 하면 집적도를 올릴 수 있다’는 것을 알면서도 개발을 서두르지 않았던 데는 바로 이런 발열·수율 문제가 있었다.

그럼에도 이 기술을 가볍게 볼 수만은 없다. 패키징 단계에서 비상식적일 만큼 무리하며 우회로를 만들다 보면, 발열·수율의 벽을 넘는 기술이 끝내 나올 수 있다. 그리고 그 기술이 향할 다음 목적지는 거의 틀림없이 메모리, 특히 HBM이다. 한국이 ‘초격차’를 말하는 바로 그 영역이다.

06 · 칩 하나는 약해도, 만 개를 한 몸처럼

그렇다면 정작 화웨이가 만드는 인공지능 칩의 성능은 어느 정도일까. 칩 한 개만 떼어 같은 세대의 엔비디아 제품과 견주면 답은 분명하다. 굳이 화웨이 칩을 선택할 이유는 없다. 화웨이의 인공지능 칩은 범용 그래픽 연산에 두루 강한 GPU(Graphics Processing Unit, 그래픽 처리 장치)라기보다, 특정 연산에 특화된 NPU(Neural Processing Unit, 신경망 처리 장치)에 가깝다. 단일 칩의 연산 성능은 엔비디아 최신 블랙웰(Blackwell)급 칩의 3분의 1에서 절반 사이로 추정된다.

그런데 화웨이는 원래 통신 장비 기업이다. 기지국을 만들고 통신망을 깔고, 신호 처리와 네트워크 알고리즘에 오랜 업력을 쌓았다. 여러 대의 연산 장치를 하나의 거대한 계산기처럼 묶고 그 사이로 데이터를 빠르게 흘려보내는 일이라면, 누구보다 능하다. 화웨이는 바로 이 강점을 인공지능에 옮겨 왔다. 약한 칩 한 개를 강하게 만들기를 포기하는 대신, 약한 칩 수백·수천 개를 한 몸처럼 묶어 전체 성능을 끌어올리는 길을 택한 것이다.

그 결과물이 384개의 인공지능 칩을 하나로 묶은 클러스터다. 16개의 서버 랙(rack)에 나눠 실은 칩들이 구리선이 아니라 빛(광통신)으로 서로를 빈틈없이 연결한다. 칩끼리 신호를 주고받는 통로에만 800Gbps급 광 송수신 모듈 수천 개가 동원된다. 이렇게 묶인 시스템 전체의 연산 성능은 엔비디아의 동급 랙 시스템보다 오히려 약 1.7배 높다. 단일 칩에서 진 승부를, 시스템을 통째로 키워 뒤집은 셈이다.

다만 공짜는 아니다. 같은 양의 연산을 얻기 위해 화웨이 클러스터는 약 4배의 전력을 소비한다. 전기를 기준으로 한 효율은 두 배 이상 뒤진다. 전기 요금이 싸고 발전 설비가 넉넉한 환경에서나 통할 수 있는, 전형적인 물량 전술이다. 한 통신 기업 창업자는 자사 칩이 “물리적으로는 한 세대 뒤처져 있고, 그 격차를 수학으로 메운다”고 표현한 바 있다. 칩의 한계를 시스템 설계와 알고리즘으로 상쇄한다는 뜻이다. 실제로 중국의 대표적 인공지능 모델 개발사들은 자국 칩에 맞춰 모델을 최적화하기 시작했고, 일부 거대 기업은 자체 설계한 인공지능 칩을 이미 양산 단계로 끌어올렸다.

07 · 슈퍼사이클이 키우는 추격자들

격차가 좁혀지는 신호는 화웨이의 연산 칩에만 있지 않다. 지금 메모리 반도체가 겪고 있는 가격 폭등, 이른바 슈퍼사이클(super cycle)에도 같은 신호가 숨어 있다. 인공지능 데이터센터가 빨아들이는 메모리 수요가 공급을 한참 앞지르면서, 2026년 1분기 DRAM(Dynamic Random-Access Memory, 동적 임의접근 메모리) 계약 가격은 1년 전 대비 90% 넘게 뛰었다. 한 시장조사기관은 2분기에도 추가 상승을 전망한다.

이 호황은 일차적으로 한국의 양대 메모리 대기업에 막대한 수익을 안긴다. 문제는 그 수익이 한국에만 흘러가지 않는다는 점이다. 세계 4위, 5위에 머물던 후발 업체들에게도 거대한 이익이 쏟아지고 있다.

메모리 업계에서 큰돈을 벌면 갈 길은 둘 중 하나다. 생산 능력을 대규모로 늘리거나, 다음 세대 기술 난제를 풀 연구개발에 쏟아붓거나. 후발 업체, 특히 정부 지원을 등에 업은 중국 업체는 두 가지를 동시에 한다. 점유율에서 밀리던 생산 능력을 키우는 동시에, 연구개발을 가속한다. 격차가 더하기가 아니라 곱하기로 좁혀질 수 있다는 뜻이다.

더 눈여겨볼 신호도 있다. 한국 기업이 최근 선보인 차세대 낸드(NAND) 메모리 시연에서, 두 장의 웨이퍼를 포개 붙이는 본딩 기술이 등장했다. 앞서 화웨이가 연산 칩에 쓴 바로 그 ‘포개 붙이기’ 발상이, 이미 메모리 영역으로 건너오고 있다는 신호다. 적층 본딩 기술이 무르익으면 그 다음 목적지는 거의 틀림없이 HBM(High Bandwidth Memory, 고대역폭 메모리)이다. 지금 한국이 ‘초격차’를 자신하는 바로 그 영역에서, 격차가 흔들릴 수 있다.

08 · 살아남는 기술을 지켜봐야 한다

지금까지의 이야기를 한 발 떨어져 보면, 화웨이의 ‘접는 칩’도, 클러스터 물량 전술도, 후발 메모리 업체의 약진도 결국 한 줄기로 모인다. 이가 빠진 자리를 잇몸으로 버티는 형국이다. 첨단 노광 장비라는 ‘이빨’이 없으니, 가진 7나노 공정을 두 장 포개고 신호를 접고 칩을 수천 개씩 묶어 버틴다. 비효율적이고 무리한 방식이며, 상당수는 양산의 벽을 넘지 못하고 사라질 것이다. 발열과 수율이라는 물리 법칙은 정치적 의지로 비켜 가지지 않는다.

그러나 그 무리한 시도들 가운데 일부는 끝내 살아남는다. 그리고 살아남는 기술은 매우 강력한 무기가 된다. 비상식적일 만큼 우회로를 파다 보면, 발열과 수율의 벽을 넘는 해법이 실제로 나오기 때문이다. 그렇게 검증된 기술은 연산 칩에 머물지 않고 메모리로, HBM으로 옮겨 간다. 가장 경계해야 할 시나리오다.

진짜 신호는 어느 한 기술의 성패가 아니라, 격차 자체가 좁혀지고 있다는 사실이다.

한국은 지금 메모리 슈퍼사이클의 한복판에서 초격차를 말하며 자신감에 차 있다. 그 자신감에는 근거가 있다. 다만 이 호황이 한국에만 유리하다고 여기는 순간 함정에 빠진다. 같은 호황이 3위, 4위, 5위 업체에도 거대한 이익과 기회의 창을 열어 주고 있기 때문이다. 경쟁자들은 그 돈으로 증설과 연구개발을 동시에 밀어붙인다.

결국 해야 할 일은 분명하다. 중국과 후발 주자들이 잇몸으로 버티며 시도하는 수많은 기술 가운데 어느 것이 양산의 벽을 넘어 살아남는지, 끊임없이 지켜보는 것이다. 안심은 이르고, 방심은 위험하다. 좁혀지는 격차를 직시하는 데서부터 다음 대응이 시작된다.